CAD/VLSI Circuit Design
期末報告說明(2026)

本學期期末報告每位同學一人一組，請於**10/20**決定類比電路或數位電路

1. 主修**類比電路**設計(含混合訊號)：使用台積電所提供之**ADFP虛擬製程**(相當於16 nm FinFET)，使用full-custom設計流程設計邏輯電路，電路功能將隨機指定，期末報告包含完整電路說明、推導、佈局前模擬(pre-sim)、佈局含驗證(Layout/DRC/LVS/LPE)到布局後模擬(post-sim)，最後列出規格表(如果有類似的文獻規格比較更好)。期末報告會依據整體完成度綜合評分。另外，將佈局之面積、功耗與效能酌予加減分。(相關使用資料稍後公布)
2. 主修**數位電路**設計：用cell-based的軟體設計，須配合所選取之**成熟製程**(若使用ADFP製程可加分)，進行合成與繞線。設計題目自行選擇，但需使用時脈控制時序，且不得於其他同學相同。
   1). 為了避免選擇不適當的題目，**請於11/3繳交2頁以上之「構想說明」**(佔期末報告成績10%，遲交酌予扣分)，描述所欲設計或研究之電路(說明盡量詳細，讓人容易看懂)，預計會達到之規格(請列出所使用的製程技術、工作頻率、輸出資料位元、定點數位元等等)、參考文獻，最後請註明您的指導老師。若電路過於簡單將要求改進，若過於複雜、最後完成度不夠，也將影響成績。(期末報告將以此「構想說明」為查核參考。)
   2). 題目盡量由近十年(2016至今)之文獻尋找題目。目標可以是符合預訂規格電路(也可改良電路)，但避免與以前任何學長之期末報告相同**規格**，若有雷同請自行說明不同之處(請務必誠實，若發現抄襲，最嚴重將以零分計。)
   3). 若指導老師為**非電機系丁組老師**，可以每年教育部舉辦之IC設計競賽(初賽或複賽)為題目，請於**10/20**前決定，由我隨機指定近十學年之題目(每位同學皆不同題目)，也需根據給定之題目改寫「構想說明」**(要以自己對題目的了解改寫，不可照抄)**。

注意：

期末報告以電子檔(pdf格式)於iLearning繳交，必須有文字說明(例如使用word之文書處理)，包括前言、簡介、目的、原理及方法、設計與模擬結果、討論與結論、參考資料(注意格式，類似課本pp. 699~730，但中括號[ ]中之內容，以阿拉伯數字編號)。

1) 數位電路設計者尚需交RTL設計檔、testbench、所有TCL /Makefile /shell script。查核方式另見「期末報告繳交方式」。**報告繳交期限為12/28**前(含)
2) 類比電路設計者於12/28~12/30與助教廖建幃或温佑倫約定時段驗收，**報告繳交期限為12/30**前(含)。